在CMOS集成電路設計中，電阻是模擬、混合信號乃至部分數字電路中的基本無源元件。標準CMOS工藝主要針對有源器件（如MOSFET）優化，并未提供像分立元件那樣理想的電阻。因此，設計者必須在物理層上巧妙地利用現有的工藝層和結構來實現所需的電阻特性。以下是幾種主流的物理層電阻實現方法。

1. 擴散電阻

擴散電阻是利用半導體襯底中摻雜區域的電阻特性實現的。主要包括：

• N+擴散電阻/ P+擴散電阻：利用源/漏區的高濃度摻雜（N+或P+）形成。這類電阻阻值較低（每方塊幾歐姆到幾十歐姆），溫度系數和電壓系數較差，且與襯底之間存在較大的寄生電容和PN結，適用于對精度和溫度特性要求不高的場合，如ESD保護電路中的鎮流電阻。
• N阱電阻/ P阱電阻：利用阱區的中等摻雜濃度形成。方塊電阻通常為1kΩ/□量級，阻值范圍更廣，但同樣存在較大的寄生電容和電壓調制效應。

2. 多晶硅電阻

這是CMOS設計中最常用且性能相對較好的集成電阻。

• 非硅化多晶硅電阻：通過阻擋硅化步驟，保留高電阻率的多晶硅層。方塊電阻可達數百歐姆/□，溫度系數相對穩定（約1000ppm/℃），線性度好，寄生電容小。是精密電阻（如ADC中的分壓電阻、偏置電阻）的首選。
• 硅化多晶硅電阻：經過全硅化工藝，電阻率極低，主要用于制作非常小的導線電阻或接觸電阻。

3. 金屬電阻

利用互連金屬層（如Al、Cu）或其合金制作。

• 優點：線性度極佳，溫度系數穩定且可預測，噪聲低，與襯底絕緣（寄生電容小）。
• 缺點：方塊電阻非常低（通常低于0.1Ω/□），要獲得實用阻值（如幾百歐姆）需要極其長而細的線條，占用巨大面積，且受工藝最小線寬限制。因此，通常僅用于要求高線性度、低噪聲且阻值很小的場合。

4. 有源器件（MOS管）作為電阻

這是一種節省面積且可調的方案，但非線性嚴重。

• 線性區電阻：將MOS管柵源電壓固定，使其工作在深線性區（VDS很小），此時溝道近似為一個受VGS控制的線性電阻。阻值可調，但信號擺幅受限，線性度和溫度特性一般。
• 二極管連接方式：將MOS管的柵極和漏極短接，使其始終工作在飽和區，其小信號電阻約為1/gm。常用于有源負載和基準電流源中。

物理設計中的關鍵考慮因素

1. 匹配性：對于差分對、分壓器等電路，電阻的匹配性至關重要。設計時應采用共質心、交叉耦合等版圖匹配技術，并確保電阻條具有相同的寬度、走向和周圍環境。
2. 溫度系數：不同材料的電阻溫度系數差異很大。設計需根據電路的溫度穩定性要求選擇電阻類型，或采用正負溫度系數電阻串聯的方式進行補償。
3. 寄生效應：電阻并非理想元件，存在對襯底的寄生電容和（對擴散電阻而言的）寄生PN結二極管。這些寄生參數會影響電路的高頻特性，并可能引入電壓調制和非線性，在版圖布局和電路建模時必須加以考慮。
4. 電壓系數與線性度：擴散電阻和阱電阻的阻值會隨兩端電壓變化（由于耗盡區寬度調制），線性度差。多晶硅和金屬電阻的電壓系數則小得多。
5. 工藝偏差：絕對阻值受工藝波動影響很大，現代模擬電路設計多依賴于電阻比例而非絕對值。因此，確保相關電阻在版圖上緊密相鄰并使用相同的材料與寬度，是保證比例精度的關鍵。
6. 噪聲：擴散電阻具有較大的1/f噪聲和熱噪聲，而金屬電阻的噪聲性能最好。在低噪聲放大器等電路中需謹慎選擇。

###

在CMOS集成電路的物理層實現電阻，是一個在性能、面積、成本和工藝兼容性之間進行權衡的過程。非硅化多晶硅電阻在精度、匹配和寄生效應方面提供了良好的平衡，成為模擬設計的支柱。擴散電阻和阱電阻成本低但性能受限，金屬電阻性能優越但面積代價大，而MOS電阻則提供了可調性和緊湊性。成功的電阻設計離不開對工藝特性的深刻理解、精心的版圖布局以及對寄生效應的全面建模與驗證。